什么是加法器(an adder)？

加法器是一种执行数字加法的数字电路。在许多计算机和其他类型的处理器中，加法器用于算术逻辑单元（ALU）。它们还用于处理器的其他部分，用于计算地址、表索引、递增和递减运算符以及类似的操作。

虽然加法器可以被构造成许多数字表示形式，如二进制编码的十进制或超额-3，但最常见的加法器是对二进制数进行运算的。在用两个或一个的补码表示负数的情况下，将加法器修改为加减器是很简单的。其他有符号数表示法需要更多围绕基本加法器的逻辑。

加法器基本上分为两类：

• 半加法器
• 全加器

其他加法器设计包括进位选择加法器、条件和加法器、进位跳跃加法器和进位完全加法器。

半加法器

半加法器是对两个二进制数字执行加法运算的逻辑电路。半加法器产生一个和和和一个进位值，这两个值都是二进制数字。换句话说，半加法器将两个数字相加，产生一个和位（S）和进位（C）作为输出。如果A和B是输入位，那么总和位是A和B的X或，进位（C）将是A和B的和。

关于半加法器你需要知道什么

• 半加法器是一种组合逻辑电路，它将两个二进制数字相加，并提供总和和进位。
• 在半加法器中，有两个输入位（A，B）代表数据位。
• 半加法器由单异或和门组合而成。
• 在半加法器中，并没有先前的进位作为输入。
• 半加法器有两个输出。一个是过程的总和，另一个是总和的进位（C）。
• 用于计算器、计算机、数字测量设备等。
• 半加法器的逻辑表达式为：S=a⊕BC=a*b

半加器电路及其结构

真值表

全加器

全加器电路是执行加法和减法运算的最核心的数字电路。它将两个二进制数字相加，再加上一个进位数字，以产生一个和和和和一个进位数字。因此，它有三个输入和两个输出。前两个输入为A和B，第三个输入为输入进位C-IN。输出进位指定为C-OUT，正常输出指定为SWH，SWH为总和。

全加器逻辑的设计方式是，将八个输入结合在一起创建一个字节宽的加法器，并将进位从一个加法器级联到另一个加法器。

关于全加器你需要知道什么

• 全加器是一种组合逻辑电路，它将三个一位二进制数相加，提供总和和进位。
• 在全加器中，有三个输入位（A、B、C-In）。
• 全加器由3和2、异或和1或组成。
• 在全加器中，有一个前进位作为输出。
• 全加器有两个输出S和C。
• 它用于多位加法、数字处理器等。
• 全加器的逻辑表达式为：S=a⊕B⊕Cin；Cout=（a*b）+（Cin*（a）⊕b） )

全加器电路及其结构

真值表

Also Read: Difference Between Sequential And Combination Logic Circuits

半加法器(half adder)和表格形式的全加器(full adder in tabular form)的区别

Also Read: Difference Between Half Wave And Full Wave Rectifier